主存储器的结构特征
作者：佚名 时间：2012-03-09
主存中每个存储单元是以字节编址的,存储器集成电路一般把单元中各个字节的1位-4位集成在一个芯片中,例如64k位的芯片,可以构成16k地址单元中的4位或64k地址单元中的1位,由8个64kx1的存储器芯片就可构成64kb容量的存储器.
主存在读/写操作时都要给出地址来选择存储单元,一般按矩阵形式(行和列)把存储器芯片排列在一起,这样可通过行地址选择线和列地址选择线来确定一个主存单元,例如32和32的阵形列构成1kb的主存,需用5个行地址和5个列地址进行译码.
系统中的主存由多个存储器模块组成.
我们考虑一个用4kx铁dram芯片构成的16kb的主存模块,模块中的存储体分为4组,4kx1的芯片中64和64行列的基本存储单元,芯片上有一个允许信号输入端ce和一个片选信号输入端cs,在刷新时,cs禁止数据输出.
刷新时序发生器产生存储器刷新周期信号,此信号启动一个刷新周期,刷新地址计数提供行地址,同时刷新时序发生器还使cs信号无效,且使ce有效,这样模块中具有同一行地址的所有单元同时刷新.
如没特殊注明，文章均为上海联楷网络原创,转载请注明来自：http://www.linksj.com/help/20151126/n725.html
